FreePDK45 MDAC 第一级 OTA:从 ADC 规格到晶体管尺寸的推导链¶
文档状态：未完成 PVT 的设计记录。 仓库不版本化
results/campaign CSV； 本次文档审计时，本机results/mdac_ota_pvt45.csv含 42 个唯一点，目标为 45 点。 本文可用于理解指标推导、DUT 和测试台约定，但不能作为完整 45 点签核报告。
14-bit / 100 MS/s 流水线 ADC 第一级 MDAC(4-bit sub-ADC,残差增益 8,保持相 ≈5 ns)
的全差分两级 OTA。器件评估全部使用 ngspice C-BSIM4(FreePDK45 oracle)全电路仿真
(circuitopt.ngspice_ac / ngspice_transient)。测试台 JSON 由单一事实来源
examples/mdac_ota_gen.py
生成,DUT 块在所有测试台中逐字节一致。
0. 设计约定(供电/共模歧义的解决)¶
- 供电:FreePDK45 标称 1.0 V。PVT 战役供电 = 0.90 / 1.00 / 1.10 V(±10%), 设计在 0.90–1.10 V 全域满足规格;最恶劣顶点为 0.90 V / 125 °C / ss。
- 输出共模 = VDD/2,随每个供电点缩放(0.45 / 0.50 / 0.55 V),静态误差 < 20 mV。
- 输入(虚地)共模是自由设计量:开关电容 MDAC 的虚地电平由采样开关预充,不必等于 输出 CM。本设计将其定为片内偏置产生的 VCMIN ≈ Vgs(M1) + 0.22 V(NMOS 跟踪, §5.3),这是 0.9 V/125 °C/ss 下尾管保持饱和的关键。输出 CM 仍严格为 VDD/2。
- 温度 −40 / 27 / 125 °C;工艺角 tt(nom)/ss/ff + 混合 sf(NMOS 慢+PMOS 快)/fs。
1. ADC → OTA 规格推导链(将被独立复核,逐步给出公式与数值)¶
1.1 信号与噪声预算¶
- 差分满幅 FS = 0.9 Vpp-diff → 峰值幅度 A = 0.45 V,满幅正弦 V_rms = A/√2 = 0.318 V,信号功率 P_sig = A²/2 = 0.101 V²。
- 目标 SNR = 72 dB → 总噪声功率 N_tot = P_sig / 10^(72/10) = 0.101 / 1.585e7 = 6.39e-9 V²(σ_tot = 79.9 µV rms)。
- 分配:采样(kT/C)一半、级间放大器一半: N_samp = N_amp = 3.19e-9 V²(各 σ = 56.5 µV,均指 ADC 输入端)。
1.2 CDAC 采样电容(kT/C → Cs)¶
差分采样网络两侧各 Cs,独立噪声 kT/Cs → 差分采样噪声功率 = 2kT/Cs。 令 2kT/Cs ≤ N_samp:
Cs ≥ 2kT/N_samp = 2×4.14e-21/3.19e-9 = 2.59 pF → 取 Cs = 2.6 pF/侧(即 CDAC 总容)。
1.3 反馈网络与 β(非翻转式,增益 8)¶
选择非翻转(charge-transfer)结构:采样相电荷存于 Cs,保持相 Cs 底板切至 DAC 电平, 电荷转移到 Cf。闭环残差增益 = Cs/Cf = 8 → Cf = Cs/8 = 325 fF。 选它而非 flip-around 的理由:非翻转把「增益 = 电容比」显式化(8 = 2.6p/325f,与 CDAC 自然共用单元电容),虚地节点上全部 Cs 参与反馈衰减,β 定义清晰、便于独立审核;代价是 β 较小(需要更高 UGBW),本设计的电流预算允许。
反馈系数(含输入对栅电容 Cgg1 ≈ 1.3 pF,多叉指): β = Cf/(Cf+Cs+Cgg1) = 0.325/(0.325+2.6+1.3) ≈ 0.077 (1/β ≈ 13)。 (理想无寄生 β=1/9;审核时请用 1/β≈13 校核环路量。)
1.4 残差范围与摆幅¶
4-bit sub-ADC + 增益 8(=2³,1 bit 冗余):理想残差 |V_res| ≤ FS/32(diff), 含冗余校正范围的最大合法残差 |V_res|max = FS/16 = 56.25 mV diff → 输出 = 8×56.25 mV = ±0.45 V diff 峰值 = 0.9 Vpp-diff, 每侧输出绕 CM 摆 ±0.225 V。0.90 V 供电下每侧静态点 0.45 V,摆至 0.225/0.675 V —— 这是第二级必须为共源(非级联)结构的原因(§2)。
1.5 建立时间 → UGBW¶
0.1 % 建立需 N = ln(1000) = 6.9 个闭环时间常数。5 ns 保持相中留 ~1 ns 给压摆/裕量: τ_cl ≤ 4 ns/6.9 ≈ 0.58 ns → 闭环带宽 ≥ 275 MHz → 环路交越 f_c = 1/(2πτ) ≈ 275–500 MHz(设计值:标称 ~400 MHz,见 §7) → OTA 开环 UGBW = f_c/β ≈ 3–5 GHz(小信号,Cc 补偿前的 gm1/2πCc 观点见 §6)。
1.6 开环增益¶
静态(终值)误差 = 1/(1+βA0) ≤ 0.1% → βA0 ≥ 1000 → A0 ≥ 1000/0.077 = 82.3 dB。 规格给的 "典型 >80 dB" 在 β=1/13 下本身只保证 0.13% —— 因此本设计把 A0 ≥ 84 dB(全 PVT)、标称 ~89 dB 作为目标,使含压缩的全摆幅静态误差仍 <0.1%。
1.7 噪声 → gm1、Cc 与输出电容¶
放大器输出端允许噪声:σ_out = 8 × 56.5 µV = 452 µV rms(除以残差增益 8 折回 ADC 输入)。
闭环积分噪声 ≈ (输入白噪声 PSD)×(1/β)²×(π/2·f_c) + 带外尾部:
- FreePDK45 BSIM4 的短沟道过剩噪声因子 γ_eff ≈ 2.6(用 ngspice .noise 逐器件分解标定);
- 多叉指是硬性要求:单叉指 100+ µm 器件的栅电阻噪声(rgateMod)会超过沟道噪声本身
(实测 m1.rg 566 µV vs m1.id 163 µV @ nf=1)。全部宽器件 NF ≈ W/2 µm。
- 要求 gm1 ≈ 40–50 mS(输入对每侧 ~2.4 mA)、f_c ≤ ~500 MHz(Cc = 1.0 pF)、
输出加 COUT = 1.5 pF/侧滤带外噪声尾。
- 实测(闭环 .noise,10 MHz–20 GHz 积分,§7):213 µV rms < 452 µV(2.1× 裕量) ✅
(10 MHz 下限剔除测试台偏置电阻的 kT/C 伪影——它复刻的是已另行预算的采样噪声;
文档化于 §8。)
1.8 压摆¶
底板阶跃后输出需摆 ±0.45 V diff:SR ≥ 0.45/0.5 ns ≈ 0.9 V/ns。 一级:SR1 = I_tail/Cc = 4.8 mA/1.0 pF = 4.8 V/ns ✅; 二级:SR2 = I2/(CL+COUT+Cf+CFS) ≈ 3.7 mA/2.5 pF = 1.5 V/ns ✅。
规格汇总表¶
| 量 | 公式 | 数值 |
|---|---|---|
| 总噪声预算 | P_sig/10^7.2 | 6.39e-9 V² (80 µV) |
| 放大器噪声(ADC 输入) | N_tot/2 | 56.5 µV rms |
| CDAC Cs | 2kT/N_samp | 2.6 pF/侧 |
| Cf | Cs/8 | 325 fF |
| β(含 Cgg) | Cf/(Cf+Cs+Cgg) | ≈ 0.077 |
| 输出摆幅 | 8×FS/16 | 0.9 Vpp-diff(±0.225 V/侧) |
| 闭环 τ | ≤4 ns/ln(1000) | ≤0.58 ns |
| 环路交越 | 1/(2πτ) | ≥275 MHz(设计 ~270–580 MHz) |
| A0 | ≥1000/β | ≥82 dB(设计 84–103 dB) |
| 输出噪声 | 8×56.5µ | ≤452 µV rms(实测 213) |
| CM 误差 | — | <20 mV(静态,各供电点 VDD/2) |
| PM | — | >60°(DM 环与两条 CMFB 环) |
2. 架构决策记录¶
两级:望远镜级联第一级 + NMOS 共源第二级,Miller 补偿(串联调零三极管)。
- FreePDK45 短沟本征增益低(L=0.1 µm 时 gm/gds≈11,即 21 dB/管),80+ dB 靠单级 不可行(望远镜单级实测仅 ~59 dB,见 docs/freepdk45_fd_ota_design.md)。
- 0.9 V 下输出要摆 ±0.225 V/侧:输出级只能是共源(两管栈);增益大头放第一级 (望远镜级联,输出不摆,可以五管栈)。
- 二级用 NMOS 输入(栅接 O1):使 O1 静态点 ≈ Vgs(M9) ≈ 0.41–0.48 V,与第一级 级联输出的自然电平匹配,且可用 复制偏置(§5.2)让 I2 全 PVT 镜像跟踪。
- 增益辅助(gain-boosting)评估过但未用:通过「同 vdsat 加长 L」(W∝L 同步放大, vdsat 不变、ro 线性升)在便宜节点(级联管栅在偏置线上、源在低阻节点)拿到了 84+ dB 的全角增益,不需要辅助运放的额外环路/功耗/稳定性代价。
补偿:Cc = 1.0 pF 从 O1/O2 经调零三极管 MRZ 到对侧输出。 - MRZ 在 O1 侧而非输出侧(设计要点):三极管的 Vgs = VDD−V(O1),O1 全摆幅只动 ±20 mV,Rz 恒定;若源接输出(摆 ±0.225 V),在 Vout→VDD−Vth 一侧 Rz 爆炸, 留下 τ≈10 ns 的慢双极点(实测教训,已回归修复)。 - COUT = 1.5 pF/侧(MOM):滤 >UGF 的器件噪声尾(§1.7),同时改善输出极点。
CMFB(两条独立环,loop_gain 证明稳定): - CMFB1(第一级 CM):NMOS 检测对(O1/O2 vs VREF1)汇入二极管 PMOS CTRL1,驱动 M7/M8。检测和与参考和两侧都挂二极管(MDS1/MDL1)保证 Vds 对称。 尾电流按「失调归零条件」整定:I_tail = I_M7 × (W_MDL1·L_M7)/(W_M7·L_MDL1)。 - CMFB2(输出 CM):电阻平均检测(RS=100 kΩ×2,poly;两级输出 ro ≈ 数百 Ω, 100 k 不拉增益)——在 ±0.225 V 全摆幅下线性(差分对检测在此摆幅下饱和, 实测 CM 掉 0.1 V,已废弃)。RS 上并联 CFS=150 fF 前馈消除 RS×C(CMS) 极点。 检测出的 CMS 与 VCM(=VDD/2 分压)比较,经 MRA/MRB 差分对 → 二极管 MDL2 → 镜像到 PMOS 负载 M11/M12。二极管与负载管同 L(λ 匹配)减小 PVT 失调漂移。
3. 尺寸表(全部器件)¶
见 examples/mdac_ota_gen.py 的 SZ 表(单一事实来源,含逐管角色注释)。
关键器件(W/L µm,NF≈W/2):
| 器件 | W/L | 角色 | 备注 |
|---|---|---|---|
| M0 | 3000/0.2 | NMOS 尾流源 (~4.8 mA) | 镜像自 IB;宽度压 Vov→57 mV |
| M1,M2 | 560/0.16 | NMOS 输入对 | gm1≈43 mS;L=0.16 抬 ro1 |
| M3,M4 | 700/0.15 | NMOS 级联 | 同 vdsat 加长 L 抬增益 |
| M5,M6 | 2250/0.15 | PMOS 级联 | 同上 |
| M7,M8 | 650/0.13 | PMOS 负载(CMFB1 控) | 低 Vov=热角 gds 健康 |
| M9,M10 | 585/0.14 | NMOS 共源二级 (~3.7 mA) | 栅=O1/O2;密度=复制偏置基准 |
| M11,M12 | 1870/0.14 | PMOS 二级负载(CMFB2 控) | 与 MDL2 同 L(λ 匹配) |
| MRZ1,2 | 48/0.05 | 调零三极管 Rz≈25 Ω | 栅=VDD,漏/源在 O1/O2 侧 |
| MS1–4 / MT1,2 / MDL1,MDS1 | 90/0.12, 70/0.2, 20/0.1 | CMFB1 | 尾=失调归零整定 |
| MRA,MRB / MTB / MDL2,MDS2 | 60/0.12, 100/0.2, 35/0.14 | CMFB2 | 电阻检测+对称二极管 |
| MBN/MPRN/MNC | 12/0.2 | 20 µA 镜像骨干 | |
| MPR/MPC/MREPP/MCMP | 14/14/76/28 ×0.2 | PMOS 镜像 | |
| MCND | 5.9/0.15 | M3 密度复制二极管 | VBNC = Vgs(M3)+0.24 |
| MCPD | 19/0.15 | M5 密度复制二极管 | VBPC = VDD−0.28− |
| MREP | 17.5/0.14 | M9 密度复制二极管 | VREF1 = Vgs(M9@I2 目标) |
| MCMD | 8.5/0.16 | M1 密度复制二极管 | VCMIN = Vgs(M1)+0.22 |
电容/电阻:Cc=1.0 pF、COUT=1.5 pF、CFS=150 fF(MOM); RVCM=60 k×2、RS=100 k×2、RNC=12 k、RCP=14 k、RCM=5.5 k(poly,均为比值/电平位移 职能,不承担增益,见 §4 正当性说明)。RNC=12 k(而非 14 k)是 ff/−40 °C 角 M3 的 vds 裕量要求(A1 每降 40 mV,M3 裕量 +40 mV,全角跟踪)。
4. 偏置网络(设计重点:唯一理想量 = 测试台 20 µA)¶
拓扑:TB 的 20 µA 注入 IB(MBN 二极管)→ 1. NMOS 镜像骨干(栅=IB):M0 尾(×250)、MT1/2(CMFB1 尾)、MTB(CMFB2 尾)、 MPRN(PMOS 参考支路)、MNC。所有比例一致缩放(Vov 一致),失调归零比例不随 镜像宽度整体缩放而漂移。 2. PMOS 镜像骨干:MPR 二极管(PB)→ MPC、MREPP、MCMP。 3. 四条「复制 Vgs + poly-R 电平位移」参考腿(宽摆级联偏置的教科书结构,全部 NMOS/PMOS-Vth 跟踪): - VBNC = Vgs(MCND@M3 密度) + 20µ×12k:N 级联栅,使 A1 ≈ 0.24−体效应,全角恒定; - VBPC = VDD − 20µ×14k − |Vgs(MCPD@M5 密度)|:P 级联栅; - VREF1 = Vgs(MREP@M9 密度):CMFB1 参考 → O1 被调至恰好使 I2 = 镜像 设定值(二级电流全 PVT 镜像跟踪,这是热角 CM/增益稳住的关键); - VCMIN = Vgs(MCMD@M1 密度) + 40µ×5.5k:输入虚地 CM 参考 → TAIL = VCMIN − Vgs(M1) ≈ 0.13 V 恒定,0.9 V/125 °C/ss 下尾管仍饱和 (若 VCMIN=VDD/2,该角 TAIL < 40 mV,必然三极管区)。 4. VCM = VDD/2:60 k+60 k poly 分压(比值型,天然随供电缩放),只驱动高阻栅。
poly 电阻正当性:全部电阻只做「比值分压 / I×R 电平位移 / CM 检测平均」, 不进入差分增益路径;它们的绝对偏差(±20%)只平移 20–60 mV 级的偏置电平,已被 Vth 跟踪结构和余量吸收。调零电阻按题面偏好用三极管(MRZ)实现。
5. 测试台(examples/,同一 DUT 块)¶
| 文件 | 用途 | 说明 |
|---|---|---|
| freepdk45_mdac_ota.json | 闭环残差建立(主 TB) | Cs/Cf 网络,底板 PWL 阶跃(波形键 bp1/bp2),CL=500 fF/侧,20 µA 基准。采样相/开关不在范围内:t<0 用 DC 解预置平衡态,t=0 底板差分阶跃 Δbp 注入残差(输出 = −8Δbp)。**最大合法 |
| _ac.json | 开环差分 AC | 输入经 2 MΩ 偏置到 VCMIN,激励经 100 pF 从 TB 源 VACP/VACN 耦合 |
| _dmloop.json | 差分环增益 | 差分 Middlebrook:Vinj 断 + 输入栅,TB 侧镜像 VCVS(Emir)强制 − 侧反相断点 → T=−V(INPD)/V(INP) 即差分环增益(单端断点会混入 CM 路径,实测无效) |
| _cmfb1.json | CMFB1 环 | Vinj 断 M7/M8 栅(CTRL1→CTRL1G) |
| _cmfb2.json | CMFB2 环 | Vinj 断 MRA 检测栅(CMS→CMSG)。不断 M11/12 栅:2×2140 µm 栅容在 GHz 处阻抗低于二极管,单注入假设失效(实测 T(f) 高频伪升) |
| _noise.json | 闭环噪声 | 保持相配置,底板恒 VCM;onoise(v(OUTP,OUTN))/8 = ADC 输入折算 |
6. 测量方法注意(审核者请读)¶
- 求解器容差:0.1 % 建立测量必须收紧 ngspice 容差
(
extra_options={"reltol":1e-6,"vntol":1e-10,"abstol":1e-14},已加入transient_ngspice的向后兼容参数)。默认 reltol=1e-3 的 DC 解带 ±25 µV 差分 残差,存入采样电容后被 1/β≈13 放大成 ~0.35 mV 输出伪失调(实测教训)。 - 建立误差按满幅归一:err = |Vod(5ns) − 8·V_res| / 0.45 V(残差精度对后级 是相对满幅/LSB 的绝对量;对小残差按步长归一会把 µV 级底噪放大成假失败)。
- 测试台偏置电阻伪影:RDC(2 MΩ 到 VCMIN)是连续时间 TB 替代采样开关的产物: (a) 压摆窗口内虚地偏移经 RDC 积分泄放 ~0.02–0.05 fC(≈0.02–0.1 % 输出,上下 阶跃往返可逆,已用电荷审计定位);(b) 45 nm 栅隧穿泄漏(25–100 nA/角)在 RDC 上 压降 50–200 mV —— 输入 CM 实际 = VCMIN − I_leak·RDC,RCM 整定已把它吸收进 TAIL 预算。真实开关式 MDAC 无此路径。
- 噪声积分下限 10 MHz:剔除 RDC 的 kT/C 伪影(≡采样噪声预算,另一半已计)。 1/f 转角以下(<10 MHz)放大器噪声占比 ~1%,损失可忽略。
- CM 规格按静态工作点(t=0 DC 解)评估;5 ns 时刻的 CM 还含压摆扰动的 尾部(CM 环 UGF ~70 MHz),差分采样的下一级对 CM 不敏感,两个数都报告。
7. 标称性能(1.0 V / 27 °C / tt,ngspice 全电路)¶
| 量 | 值 |
|---|---|
| A0(开环差分,10 kHz) | 101.3 dB |
| DM 环(dmloop TB) | UGF 402 MHz,PM 122° |
| CMFB1 环 | PM 146° |
| CMFB2 环 | PM 81°(T0 ~33 dB) |
| 残差建立(±56.25 mV 满幅) | 0.007 % FS |
| 输出 CM 误差(静态) | 12.0 mV |
| 闭环输出噪声(10M–20G) | 213 µV rms(预算 452;ADC 输入折算 26.6 µV/56.5) |
| 电源电流 | 12.9 mA @ 1.0 V ≈ 12.9 mW |
8. mini-PVT 验证表(设计者自跑;45 点全战役属下一工作包)¶
判据:gain>80 dB;DM/CMFB1/CMFB2 PM>60°;静态 CM 误差<20 mV; 残差建立(满幅两极性最差)<0.1 %(FS 归一);核心管(M0–M12)region_ok。
建立误差 = 满幅两极性(±56.25 mV 底板阶跃)最差值,按 0.45 V 满幅归一; CM err = 静态(t=0 DC 解)输出 CM 相对该供电点 VDD/2;5 ns 时刻 CM(动态尾)全部 点 ≤18 mV,同样达标(§6 第 5 条)。
| 点 | gain dB | DM PM° | CMFB1 PM° | CMFB2 PM° | CM err mV | settle %FS | sat | 判定 |
|---|---|---|---|---|---|---|---|---|
| tt/27 °C/1.00 V | 101.3 | 122.3 | 146.3 | 81.3 | 12.0 | 0.007 | ✅ | PASS |
| ss/27 °C/1.00 V | 97.6 | 115.1 | 153.7 | 82.5 | 13.1 | 0.009 | ✅ | PASS |
| ff/27 °C/1.00 V | 103.2 | 128.2 | 140.8 | 80.6 | 8.5 | 0.004 | ✅ | PASS |
| sf/27 °C/1.00 V | 97.7 | 115.6 | 147.2 | 81.4 | 12.6 | 0.001 | ✅ | PASS |
| fs/27 °C/1.00 V | 103.4 | 127.9 | 145.3 | 81.7 | 8.8 | 0.006 | ✅ | PASS |
| tt/−40 °C/0.90 V | 97.6 | 100.4 | 149.3 | 84.9 | 9.9 | 0.054 | ✅ | PASS |
| tt/−40 °C/1.10 V | 97.3 | 100.0 | 144.4 | 81.4 | 8.8 | 0.056 | ✅ | PASS |
| tt/125 °C/0.90 V | 95.9 | 129.0 | 138.6 | 83.0 | 3.7 | 0.069 | ✅ | PASS |
| tt/125 °C/1.10 V | 97.5 | 128.2 | 125.2 | 75.2 | 4.8 | 0.022 | ✅ | PASS |
| ss/125 °C/0.90 V | 91.6 | 121.5 | 153.1 | 86.2 | 1.3 | 0.016 | ✅ | PASS |
| ff/−40 °C/1.10 V | 99.4 | 108.3 | 135.6 | 80.8 | 8.0 | 0.063 | ✅ | PASS |
11/11 点全部通过全部判据。
9. 功耗(标称)¶
| 支路 | 电流 |
|---|---|
| 第一级尾 (M0) | ~4.8 mA |
| 第二级 (M9/M11 ×2) | ~7.4 mA |
| CMFB1/CMFB2/偏置腿 | ~0.7 mA |
| 分压/检测电阻 | ~0.02 mA |
| 合计(实测 rail:VDD) | 12.9 mA @ 1.0 V ≈ 12.9 mW |
功耗非首要规格(题面明示);电流由噪声(gm1)与压摆(I2)预算驱动(§1.7–1.8)。
10. 已知弱点 / 诚实披露¶
- 设计功耗大(~15 mW):由 72 dB SNR 预算 + γ_eff≈2.6 的过剩噪声 + β=1/13 直接推出,无法在此拓扑下便宜化;gain-boost + 更缓的噪声预算可换。
- CM 在 5 ns 时刻的动态残余(热角 ~20–35 mV,静态 ≤11 mV):CM 环 UGF ~70 MHz, 压摆扰动在保持窗内未完全收敛。若下一级按差分采样,此项无害;若判据按 5 ns 瞬时 CM,热角需再提 CM 环带宽(MDL2/MTB 再加流即可,代价 ~0.3 mA)。
- 测试台伪影(§6):RDC 泄漏/积分与求解器容差都会污染 0.1 % 级测量, 我们的处理方式已文档化;45 点战役请沿用相同的 extra_options 与归一约定。
- CMFB2 的 MTB 整定存在少数「颠簸」值(例:MTB=104 时标称小步误差异常), 疑似 CMS/CMB/NSNS2 子网的近简并 DC 状态;最终取值(MTB=100)远离颠簸区, 45 点战役如遇异常小步误差,先检查 DC 解的 vod(0) 是否 >50 µV。
- 版图效应(失配、poly R 精度、MOM 寄生)未建模;CMFB 失调归零条件依赖 λ 匹配(同 L),对 W 失配一阶不敏感,但蒙特卡洛未跑。